( en | de | ru )

 

Disambiguierung von "Martina, Maurizio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Real-time implementation of a time-frequency analysis scheme.

, , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 180-183. ACM, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maurizio Podda

Maurizio Venturini

Maurizio Zanazzi

Maurizio Serva

Maurizio Podda

 

Weitere Publikationen von Autoren mit dem selben Namen

TinyCL: An Efficient Hardware Architecture for Continual Learning on Autonomous Systems., , , , und . CoRR, (2024)On the Effect of Approximate-Computing in Motion Estimation., , , , und . J. Low Power Electron., 15 (1): 40-50 (2019)A Homomorphic Encryption Framework for Privacy-Preserving Spiking Neural Networks., , , , und . CoRR, (2023)Hardware architecture for CRYSTALS-Kyber post-quantum cryptographic SHA-3 primitives., , und . PRIME, Seite 209-212. IEEE, (2023)System on chip.. Polytechnic University of Turin, Italy, (2004)Mind the Scaling Factors: Resilience Analysis of Quantized Adversarially Robust CNNs., , , , , , , und . DATE, Seite 706-711. IEEE, (2022)A Multi-Precision Bit-Serial Hardware Accelerator IP for Deep Learning Enabled Internet-of-Things., , und . MWSCAS, Seite 192-197. IEEE, (2021)Novel JPEG 2000 Compliant DWT and IWT VLSI Implementations., , , und . VLSI Signal Processing, 35 (2): 137-153 (2003)Turbo NOC: a framework for the design of Network On Chip based turbo decoder architectures, und . CoRR, (2009)An LDPC Decoder Architecture for Wireless Sensor Network Applications., , und . Sensors, 12 (2): 1529-1543 (2012)