( en | de | ru )

 

Disambiguierung von "Jia, Xiaotao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
"\"Peak\" Quantization: A Training Method Suitable for Terminal Equipment to Deploy Keyword Spotting Network".

, , , , , , , und . ICAICE, Seite 963-968. ACM, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jia Jia

Xiaotao Wu

Lina Jia

Jia Xu

Zhongxiao Jia

 

Weitere Publikationen von Autoren mit dem selben Namen

DDC-PIM: Efficient Algorithm/Architecture Co-Design for Doubling Data Capacity of SRAM-Based Processing-in-Memory., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (3): 906-918 (März 2024)An Energy-Efficient Bayesian Neural Network Implementation Using Stochastic Computing Method., , , , , , , , und . IEEE Trans. Neural Networks Learn. Syst., 35 (9): 12913-12923 (September 2024)DDC-PIM: Efficient Algorithm/Architecture Co-design for Doubling Data Capacity of SRAM-based Processing-In-Memory., , , , , , , , , und 2 andere Autor(en). CoRR, (2023)Efficient Computation Reduction in Bayesian Neural Networks Through Feature Decomposition and Memorization., , , , , und . IEEE Trans. Neural Networks Learn. Syst., 32 (4): 1703-1712 (2021)Electromigration Design Rule aware Global and Detailed Routing Algorithm., , , und . ACM Great Lakes Symposium on VLSI, Seite 267-272. ACM, (2018)MCFRoute 2.0: A Redundant Via Insertion Enhanced Concurrent Detailed Router., , , und . ACM Great Lakes Symposium on VLSI, Seite 87-92. ACM, (2016)Towards Efficient SRAM-PIM Architecture Design by Exploiting Unstructured Bit-Level Sparsity., , , , , , , , , und . CoRR, (2024)Exploiting Near-Memory Processing Architectures for Bayesian Neural Networks Acceleration., , , , , , , und . ISVLSI, Seite 203-206. IEEE, (2019)Hierarchical Placement Algorithm for Analog Circuit With Polygonal Modules., , , und . ISCAS, Seite 1-5. IEEE, (2024)Secure and Low-Overhead Circuit Obfuscation Technique with Multiplexers., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 133-136. ACM, (2016)