( en | de | ru )

 

Disambiguierung von "Saluja, Kewal K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An accurate flip-flop selection technique for reducing logic SER.

, , und . DSN, Seite 128-136. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Heinz Kewald

Kewal Krishen Mehta

Aman K K Bhasin

K Böhm

K Schweizerhof

 

Weitere Publikationen von Autoren mit dem selben Namen

Testable Design of Single-Output Sequential Machines Using Checking Experiments., und . IEEE Trans. Computers, 35 (7): 658-662 (1986)Identifying high variability speed-limiting paths under aging., , , und . LATS, Seite 1-6. IEEE, (2017)A low cost approach to calibrate on-chip thermal sensors., , , , und . ISQED, Seite 572-576. IEEE, (2011)A Novel Approach for Testing Memories Using a Built-In Self Testing Technique., und . ITC, Seite 830-839. IEEE Computer Society, (1986)Transient Fault Resilient QR Factorization on GPUs., , und . FTXS@HPDC, Seite 63-70. ACM, (2015)SEU tolerant SRAM cell., , , , und . ISQED, Seite 597-602. IEEE, (2011)Multiplexed redundant execution: A technique for efficient fault tolerance in chip multiprocessors., , , und . DATE, Seite 1572-1577. IEEE Computer Society, (2010)An implementation and analysis of a concurrent built-in self-test technique., und . FTCS, Seite 164-169. IEEE Computer Society, (1988)Compaction of pass/fail-based diagnostic test vectors for combinational and sequential circuits., , , , und . ASP-DAC, Seite 659-664. IEEE, (2006)Diagnosing At-Speed Scan BIST Circuits Using a Low Speed and Low Memory Tester., , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (7): 790-800 (2007)