Autor der Publikation

Self-Heating in iN8-iN2 CMOS Logic Cells: Thermal Impact of Architecture (FinFET, Nanosheet, Forksheet and CFET) and Scaling Boosters.

, , , , , , und . VLSI Technology and Circuits, Seite 371-372. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design technology co-optimization for enabling 5nm gate-all-around nanowire 6T SRAM., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Low-power, low-penalty, flip-chip integrated, 10Gb/s ring-based 1V CMOS photonics transmitter., , , , , , , , , und 1 andere Autor(en). OFC/NFOEC, Seite 1-3. IEEE, (2013)Impact of interconnects enhancement on SRAM design beyond 5nm technology node., , , und . ISCAS, Seite 1-5. IEEE, (2023)Design Technology co-optimization of 1D-1VCMA to improve read performance for SCM applications., , , , , , und . ISCAS, Seite 1-5. IEEE, (2023)A fast start-up 3GHz-10GHz digitally controlled oscillator for UWB impulse radio in 90nm CMOS., , , und . ESSCIRC, Seite 484-487. IEEE, (2007)PPA and Scaling Potential of Backside Power Options in N2 and A14 Nanosheet Technology., , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Backside PDN and 2.5D MIMCAP to Double Boost 2D and 3D ICs IR-Drop beyond 2nm Node., , , , , , , , , und 7 andere Autor(en). VLSI Technology and Circuits, Seite 429-430. IEEE, (2022)3D Partitioning with Pipeline Optimization for Low-Latency Memory Access in Many-Core SoCs., , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2024)Towards Chip-Package-System Co-optimization of Thermally-limited System-On-Chips (SOCs)., , , , , , , , , und 6 andere Autor(en). IRPS, Seite 1-7. IEEE, (2023)A 2-mm2 0.1-5 GHz Software-Defined Radio Receiver in 45-nm Digital CMOS., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 44 (12): 3486-3498 (2009)