( en | de | ru )

 

Disambiguierung von "Lee, Zhao Chuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 16-kb 9T Ultralow-Voltage SRAM With Column-Based Split Cell-VSS, Data-Aware Write-Assist, and Enhanced Read Sensing Margin in 28-nm FDSOI.

, , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (10): 1707-1719 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Song-Chuan Zhao

Li-Chuan Lee

Zhao Zhao

Shih-yu Chuang

Jen-Yang Chuang

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel analog-to-residue converter for biomedical DSP application., , , , und . ISOCC, Seite 371-374. IEEE, (2012)An Automated System for Checking Lithography Friendliness of Standard Cells., , , , , und . APCCAS, Seite 261-265. IEEE, (2018)An 8T SRAM with BTI-Aware Stability Monitor and two-phase write operation for cell stability improvement in 28-nm FDSOI., , , und . ESSCIRC, Seite 437-440. IEEE, (2016)An 8T SRAM With On-Chip Dynamic Reliability Management and Two-Phase Write Operation in 28-nm FDSOI., , , und . IEEE J. Solid State Circuits, 54 (7): 2091-2101 (2019)NBTI/PBTI-aware wordline voltage control with no boosted supply for stability improvement of half-selected SRAM cells., , , und . ISOCC, Seite 200-203. IEEE, (2012)0.2 V 8T SRAM with improved bitline sensing using column-based data randomization., , , , und . A-SSCC, Seite 141-144. IEEE, (2014)A 16kb column-based split cell-VSS, data-aware write-assisted 9T ultra-low voltage SRAM with enhanced read sensing margin in 28nm FDSOI., , und . A-SSCC, Seite 165-168. IEEE, (2017)A System for Standard Cell Routability Checking and Placement Routability Improvements., , , , , und . APCCAS, Seite 125-128. IEEE, (2019)0.77 fJ/bit/search Content Addressable Memory Using Small Match Line Swing and Automated Background Checking Scheme for Variation Tolerance., , , , , und . IEEE J. Solid State Circuits, 49 (7): 1487-1498 (2014)A 16-kb 9T Ultralow-Voltage SRAM With Column-Based Split Cell-VSS, Data-Aware Write-Assist, and Enhanced Read Sensing Margin in 28-nm FDSOI., , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (10): 1707-1719 (2021)