Autor der Publikation

Maximizing the performance of NoC-based MPSoCs under total power and power density constraints.

, , , , und . ISQED, Seite 49-56. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 125mV 2ns-access-time 16Kb SRAM design based on a 6T hybrid TFET-FinFET cell., , und . ISQED, Seite 280-285. IEEE, (2018)Unlabelled 3D Motion Examples Improve Cross-View Action Recognition., , , und . BMVC, BMVA Press, (2014)MASAGA: A Linearly-Convergent Stochastic First-Order Method for Optimization on Manifolds., , , und . ECML/PKDD (2), Volume 11052 von Lecture Notes in Computer Science, Seite 344-359. Springer, (2018)Minimizing the energy-delay product of SRAM arrays using a device-circuit-architecture co-optimization framework., , und . DAC, Seite 107:1-107:6. ACM, (2016)A placement algorithm for superconducting logic circuits based on cell grouping and super-cell placement., , und . DATE, Seite 1465-1468. IEEE, (2018)A thermally-aware energy minimization methodology for global interconnects., , , und . DATE, Seite 1213-1218. IEEE, (2017)Reversible logic synthesis of k-input, m-output lookup tables., , und . DATE, Seite 1235-1240. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Design of a universal logic block for fault-tolerant realization of any logic operation in trapped-ion quantum circuits., , , und . Quantum Inf. Process., 13 (5): 1267-1299 (2014)Optimizing the Operating Voltage of Tunnel FET-Based SRAM Arrays Equipped with Read/Write Assist Circuitry., , und . ACM Great Lakes Symposium on VLSI, Seite 415-420. ACM, (2016)A Less Biased Evaluation of Out-of-distribution Sample Detectors., , und . BMVC, Seite 3. BMVA Press, (2019)