( en | de | ru )

 

Disambiguierung von "Onizawa, Naoya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Evaluation of Soft-Delay-Error Effects in Content-Addressable Memory.

, , , , und . J. Multiple Valued Log. Soft Comput., 26 (1-2): 125-140 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naoya Koseki

 

Weitere Publikationen von Autoren mit dem selben Namen

High-throughput protocol converter based on an independent encoding/decoding scheme for asynchronous Network-on-Chip., und . ISCAS, Seite 157-160. IEEE, (2010)High-Throughput Low-Energy Self-Timed CAM Based on Reordered Overlapped Search Mechanism., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (3): 865-876 (2014)Asynchronous Stochastic Decoding of LDPC Codes: Algorithm and Simulation Model., , , und . IEICE Trans. Inf. Syst., 97-D (9): 2286-2295 (2014)High-Throughput Bit-Serial LDPC Decoder LSI Based on Multiple-Valued Asynchronous Interleaving., , und . IEICE Trans. Electron., 92-C (6): 867-874 (2009)Fast Hardware-based Learning Algorithm for Binarized Perceptrons using CMOS Invertible Logic., , und . FLAP, 7 (1): 41-58 (2020)Multi-Context TCAM-Based Selective Computing: Design Space Exploration for a Low-Power NN., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (1): 67-76 (2021)VLSI implementation of deep neural networks using integral stochastic computing., , , , und . ISTC, Seite 216-220. IEEE, (2016)Design of an STT-MTJ based true random number generator using digitally controlled probability-locked loop., , , und . NEWCAS, Seite 1-4. IEEE, (2015)Stochastic-Computing Based Brainwave LSI Towards an Intelligence Edge., , und . ICECS, Seite 434-437. IEEE, (2019)FPGA Implementation of Binarized Perceptron Learning Hardware Using CMOS Invertible Logic., , und . ICECS, Seite 115-116. IEEE, (2019)