( en | de | ru )

 

Disambiguierung von "De, Vivek K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 8.3-to-18Gbps Reconfigurable SCA-Resistant/Dual-Core/Blind-Bulk AES Engine in Intel 4 CMOS.

, , , , , , und . ISSCC, Seite 1-3. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vivek K Velamuri

Christian K de Lamboy

Nagarajavel Vivekananthan

Vivek Venkataramani

Vivek Ramamurthy

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-voltage-swing monolithic dc-dc conversion., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 51-II (5): 241-248 (2004)A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)A 22 nm All-Digital Dynamically Adaptive Clock Distribution for Supply Voltage Droop Tolerance., , , , und . IEEE J. Solid State Circuits, 48 (4): 907-916 (2013)Short channel models and scaling limits of SOI and bulk MOSFETs., , , und . IEEE J. Solid State Circuits, 29 (2): 122-125 (Februar 1994)Adaptive and Resilient Circuits for Dynamic Variation Tolerance., , , , und . IEEE Des. Test, 30 (6): 8-17 (2013)2 GHz 2 Mb 2T Gain Cell Memory Macro With 128 GBytes/sec Bandwidth in a 65 nm Logic Process Technology., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 44 (1): 174-185 (2009)A 45 nm Resilient Microprocessor Core for Dynamic Variation Tolerance., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 194-208 (2011)All-Digital Circuit-Level Dynamic Variation Monitor for Silicon Debug and Adaptive Clock Control., , , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 58-I (9): 2017-2025 (2011)Energy-Efficient and Metastability-Immune Timing-Error Detection and Instruction-Replay-Based Recovery Circuits for Dynamic-Variation Tolerance., , , , , , , und . ISSCC, Seite 402-403. IEEE, (2008)Accurate Estimation of SRAM Dynamic Stability., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (12): 1639-1647 (2008)