( en | de | ru )

 

Disambiguierung von "Ginosar, Ran"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Devolution of Synchronizers.

, , , , und . ASYNC, Seite 94-103. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ran Ran

Ran Zhang

Ran Ji

Ran Ettinger

Ran Pan

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast Universal Synchronizers., und . PATMOS, Volume 5349 von Lecture Notes in Computer Science, Seite 199-208. Springer, (2008)Timing optimization in logic with interconnect., , , und . SLIP, Seite 19-26. ACM, (2008)Kin: A High Performance Asynchronous Processor Architecture., und . International Conference on Supercomputing, Seite 433-440. ACM, (1998)An Extended Metastability Simulation Method for Synchronizer Characterization., und . PATMOS, Volume 7606 von Lecture Notes in Computer Science, Seite 42-51. Springer, (2012)Using Scan Side Channel for Detecting IP Theft., , , und . HASP@ISCA, Seite 1:1-1:8. ACM, (2016)POSTER: BioSEAL: In-Memory Biological Sequence Alignment Accelerator for Large-Scale Genomic Data., , und . PACT, Seite 459-460. IEEE, (2019)Resistive Associative Processor., , , und . IEEE Comput. Archit. Lett., 14 (2): 148-151 (2015)Self-Timed Architecture of a Reduced Instruction Set Computer., , und . Asynchronous Design Methodologies, Volume A-28 von IFIP Transactions, Seite 29-43. North-Holland, (1993)PRINS: Resistive CAM Processing in Storage., , und . CoRR, (2018)Sparse Matrix Multiplication On An Associative Processor., , und . CoRR, (2017)