Autor der Publikation

High-performance implementation for graph-based packet classification algorithm on network processor.

, , , , , und . ICC, Seite 1268-1272. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low hardware complexity parallel turbo decoder architecture., , und . ISCAS (2), Seite 53-56. IEEE, (2003)A trace-back-free Viterbi decoder using a new survival path management algorithm., , , und . ISCAS (1), Seite 261-264. IEEE, (2002)High-performance implementation for graph-based packet classification algorithm on network processor., , , , , und . ICC, Seite 1268-1272. IEEE, (2004)Novel disjoint graph based algorithm for multi-field range-based packet classification., , , , , und . ICC, Seite 1108-1112. IEEE, (2004)A New Scalable Multicast Solution in MPLS Networks., , , , und . GLOBECOM, IEEE, (2006)Reduce FFT memory reference for low power applications., , und . ICASSP, Seite 3204-3207. IEEE, (2002)CAM-based label search engine for MPLS over ATM networks., , und . GLOBECOM, Seite 45-49. IEEE, (2001)An efficient implementation of multi-prime RSA on DSP processor., , , und . ICME, Seite 437-440. IEEE Computer Society, (2003)A new memory reference reduction method for FFT implementation on DSP., , , und . ISCAS (4), Seite 496-499. IEEE, (2003)Optimized software implementation of a full-rate IEEE 802.11a compliant digital baseband transmitter on a digital signal processor., , und . GLOBECOM, Seite 5. IEEE, (2005)