Autor der Publikation

Coding Algorithms and VLSI Implementations for Digital TV and HDTV Satellite Broadcasting.

, und . Eur. Trans. Telecommun., 4 (1): 11-21 (1993)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Coding Algorithms and VLSI Implementations for Digital TV and HDTV Satellite Broadcasting., und . Eur. Trans. Telecommun., 4 (1): 11-21 (1993)Circuit Technique for VLSI Design of a Video Codec., , und . ICC (1), Seite 250-255. Elsevier, (1984)VLSI implementations of image and video multimedia processing systems., und . IEEE Trans. Circuits Syst. Video Techn., 8 (7): 878-891 (1998)Von abstrakten Architekturtemplates zur hardwarenahen Architekturexploration., und . GI Jahrestagung (1), Volume P-67 von LNI, Seite 458. GI, (2005)Instruction merging to increase parallelism in VLIW architectures., , , , und . SoC, Seite 143-146. IEEE, (2009)Multiprocessor performance for real-time processing of video coding applications., , und . IEEE Trans. Circuits Syst. Video Techn., 2 (2): 221-230 (1992)Experimental violation of the Start-Stop-Approximation using a Holistic Rail-based UWB FMCW-SAR System, , , und . EUSAR 2016: 11th European Conference on Synthetic Aperture Radar, Proceedings of, Seite 1--4. VDE VERLAG GmbH, (2016)A 1.3-GOPS parallel DSP for high-performance image-processing applications., , , , , und . IEEE J. Solid State Circuits, 35 (7): 946-952 (2000)VLSI components for a 560-Mbit/s HDTV codec., , , und . VCIP, Volume 1360 von SPIE Proceedings, SPIE, (1990)A flexible, fully configurable architecture for MPEG-2 video encoding., , , und . ICECS, Seite 1063-1066. IEEE, (2002)