( en | de | ru )

 

Disambiguierung von "Ren, Junyan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Use Multilayer Perceptron in Calibrating Multistage Non-linearity of Split Pipelined-ADC.

, , , und . ISCAS, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Junyan Zhu

Zhongliang Ren

Jianxin Ren

Hongming Ren

Ke Ren

 

Weitere Publikationen von Autoren mit dem selben Namen

Use Multilayer Perceptron in Calibrating Multistage Non-linearity of Split Pipelined-ADC., , , und . ISCAS, Seite 1-5. IEEE, (2018)A 200MS/s, 11 bit SAR-assisted pipeline ADC with bias-enhanced ring amplifier., , , , und . ISCAS, Seite 1-4. IEEE, (2017)A 5.4GHz wide tuning range CMOS PLL using an auto-calibration multiple-pass ring oscillator., , , und . SoCC, Seite 39-42. IEEE, (2009)An 11b 80MS/s SAR ADC With Speed-Enhanced SAR Logic and High-Linearity CDAC., , , , und . APCCAS, Seite 18-21. IEEE, (2018)A 15MHz BW continuous-time ΔΣ modulator with high speed digital ELD compensation., , , , und . ASICON, Seite 686-689. IEEE, (2017)A 4-mW8-b 600-MS/s 2-b-per-cycle SAR ADC with a capacitive DAC., , , , und . ASICON, Seite 1-4. IEEE, (2013)A Comparator-Reused Dynamic-Amplifier for Noise-Shaping SAR ADC., , , , und . ASICON, Seite 1-4. IEEE, (2019)An 8.2 fJ/conversion-step 9-bit 135 MS/s SAR ADC with redundant methods for acceleration., , und . Microelectron. J., (2018)A 96-GHz Oscillator by High-Q Differential Transmission Line loaded with Complementary Split-Ring Resonator in 65-nm CMOS., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (3): 127-131 (2013)A 22-40.5 GHz UWB LNA Design in 0.15um GaAs., , , , und . ASICON, Seite 1-4. IEEE, (2019)