( en | de | ru )

 

Disambiguierung von "Malik, Sharad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modeling and Integration of Peripheral Devices in Embedded Systems.

, , und . DATE, Seite 10136-10141. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sharad Chandra

Sharad Prasad

Shalaka Sharad Shah

Nishant Malik

David Malik

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards a Symmetric Treatment of Satisfaction and Conflicts in Quantified Boolean Formula Evaluation., und . CP, Volume 2470 von Lecture Notes in Computer Science, Seite 200-215. Springer, (2002)A Retargetable Very Long Instruction Word Compiler Framework for Digital Signal Processors., und . The Compiler Design Handbook, 2nd ed., CRC Press, (2007)System Level Design: Orthogonolization of Concerns and Platform-Based Design, , , , und . IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, (Dezember 2000)Certified Timing Verification and the Transition Delay of a Logic Circuit., , , und . DAC, Seite 549-555. IEEE Computer Society Press, (1992)On Solving the Partial MAX-SAT Problem., und . SAT, Volume 4121 von Lecture Notes in Computer Science, Seite 252-265. Springer, (2006)Exploiting Retiming in a Guided Simulation Based Validation Methodology., , und . CHARME, Volume 1703 von Lecture Notes in Computer Science, Seite 350-353. Springer, (1999)Specification and encoding of transaction interaction properties., , und . Formal Methods Syst. Des., 39 (2): 144-164 (2011)Retiming and resynthesis: optimizing sequential networks with combinational techniques., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 10 (1): 74-84 (1991)Performance optimization of pipelined logic circuits using peripheral retiming and resynthesis., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 12 (5): 568-578 (1993)Model checking unbounded concurrent lists., , und . Int. J. Softw. Tools Technol. Transf., 18 (4): 375-391 (2016)