( en | de | ru )

 

Disambiguierung von "Suboh, Suboh A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An interconnection architecture for network-on-chip systems.

, , , und . Telecommun. Syst., 37 (1-3): 137-144 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

R. A. A. Bowler

°Ake °Akerström

Mohamed A A Anndif

Eltohamy A A Yousef

A Stübing

 

Weitere Publikationen von Autoren mit dem selben Namen

Analytical performance comparison of 2D Mesh, WK-recursive, and Spidergon NoCs., , , und . IPDPS Workshops, Seite 1-6. IEEE, (2010)Methodology for adapting on-chip interconnect architectures., , , , und . IET Comput. Digit. Tech., 8 (3): 109-117 (2014)Simulation and Evaluation of On-Chip Interconnect Architectures: 2D Mesh, Spidergon, and WK-Recursive Network., , und . NOCS, Seite 205-206. IEEE Computer Society, (2008)Performance Analysis Techniques in SOC Design., , und . ESA/VLSI, Seite 249-255. CSREA Press, (2004)Performance evaluation and design tradeoffs of on-chip interconnect architectures., , , , und . Simul. Model. Pract. Theory, 19 (6): 1496-1505 (2011)Analytical modeling and evaluation of network-on-chip architectures., , , und . HPCS, Seite 615-622. IEEE, (2010)Analytical modeling and evaluation of On-Chip Interconnects using Network Calculus., , , und . NOCS, Seite 74-79. IEEE Computer Society, (2009)A Computational Intellegence Approach for Parametrized SoC Optimization., und . ESA/VLSI, Seite 596-600. CSREA Press, (2004)An interconnection architecture for network-on-chip systems., , , und . Telecommun. Syst., 37 (1-3): 137-144 (2008)A scalability study of interconnect architectures for System-on-Chip., , , und . HPCS, Seite 300-306. IEEE, (2012)