( en | de | ru )

 

Disambiguierung von "Parvais, Bertrand"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A low-power 57-to-66GHz transceiver in 40nm LP CMOS with -17dB EVM at 7Gb/s.

, , , , , , , , , , , und . ISSCC, Seite 268-270. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bertrand Hirl

Bertrand Gloddek

Joachim Bertrand

Bertrand Malmendier

Jessica Bertrand

 

Weitere Publikationen von Autoren mit dem selben Namen

A low-power radio chipset in 40nm LP CMOS with beamforming for 60GHz high-data-rate wireless communication., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 236-237. IEEE, (2013)A Composite AlGaN/cGaN Back Barrier for mm-Wave GaN-on-Si HEMTs., , , , , , , , und . ESSDERC, Seite 152-155. IEEE, (2023)Back-gate bias effect on UTBB-FDSOI non-linearity performance., , , , , , und . ESSDERC, Seite 148-151. IEEE, (2017)Reliability and Variability of Advanced CMOS Devices at Cryogenic Temperatures., , , , , , , , , und . IRPS, Seite 1-6. IEEE, (2020)Reliability and Variability-Aware DTCO Flow: Demonstration of Projections to N3 FinFET and Nanosheet Technologies., , , , , , , , , und 10 andere Autor(en). IRPS, Seite 1-6. IEEE, (2021)Temperature Dependent Mismatch and Variability in a Cryo-CMOS Array with 30k Transistors., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 10. IEEE, (2022)III-V HBTs on 300 mm Si substrates using merged nano-ridges and its application in the study of impact of defects on DC and RF performance., , , , , , , , , und 4 andere Autor(en). ESSDERC, Seite 261-264. IEEE, (2022)A 28nm 6.5-8.1GHz 1.16mW/qubit Cryo-CMOS System-an-Chip for Superconducting Qubit Readout., , , , , , , und . ESSCIRC, Seite 61-64. IEEE, (2022)Identifying the Bottlenecks to the RF Performance of FinFETs., , , , , , und . VLSI Design, Seite 111-116. IEEE Computer Society, (2010)Sequential 3D: Key integration challenges and opportunities for advanced semiconductor scaling., , , , , , , , , und 15 andere Autor(en). ICICDT, Seite 145-148. IEEE, (2018)