( en | de | ru )

 

Disambiguierung von "Joshi, Rajiv V."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accurate Inference with Inaccurate RRAM Devices: Statistical Data, Model Transfer, and On-line Adaptation.

, , , , , , , und . DAC, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rajiv Trehan

Rajiv Kumar

Paneerselvam Rajiv

Jidnyasa Joshi

Rajiv Shah

 

Weitere Publikationen von Autoren mit dem selben Namen

SRAM methodology for yield and power efficiency: per-element selectable supplies and memory reconfiguration schemes., , , , , , , und . ISLPED, Seite 87-92. ACM, (2008)Influence and model of gate oxide breakdown on CMOS inverters., , , , und . Microelectron. Reliab., 43 (9-11): 1439-1444 (2003)3-D-TCAD-Based Parasitic Capacitance Extraction for Emerging Multigate Devices and Circuits., , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (11): 2094-2105 (2013)Guest Editorial Emerging Memories - Technology, Architecture and Applications (Second Issue)., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (3): 261-264 (2016)Overview of Circuits, Systems, and Applications of Spintronics., , , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (3): 265-278 (2016)New optimal design strategies and analysis of ultra-low leakage circuits for nano-scale SOI technology., , , , und . ISLPED, Seite 168-171. ACM, (2003)Hierarchical Memory System With STT-MRAM and SRAM to Support Transfer and Real-Time Reinforcement Learning in Autonomous Drones., , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 9 (3): 485-497 (2019)A novel sample reuse methodology for fast statistical simulations with applications to manufacturing variability., und . ISQED, Seite 672-678. IEEE, (2012)The resilience wall: Cross-layer solution strategies., , , , , , , , , und 3 andere Autor(en). VLSI-DAT, Seite 1-11. IEEE, (2014)A scannable pulse-to-static conversion register array for self-timed circuits., , und . IEEE J. Solid State Circuits, 35 (1): 125-128 (2000)