Autor der Publikation

On-chip process variation-tracking through an all-digital monitoring architecture.

, , , , und . IET Circuits Devices Syst., 6 (5): 366-373 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-Power Soft Error Hardened Latch., und . PATMOS, Volume 5953 von Lecture Notes in Computer Science, Seite 256-265. Springer, (2009)On-chip process variation-tracking through an all-digital monitoring architecture., , , , und . IET Circuits Devices Syst., 6 (5): 366-373 (2012)Low-Power Soft Error Hardened Latch., und . J. Low Power Electron., 6 (1): 218-226 (2010)Schottky-barrier graphene nanoribbon field-effect transistors-based field-programmable gate array's configurable logic block and routing switch., , und . IET Circuits Devices Syst., 11 (6): 549-558 (2017)On-Chip NBTI and PBTI Tracking through an All-Digital Aging Monitor Architecture., , , , und . PATMOS, Volume 7606 von Lecture Notes in Computer Science, Seite 155-165. Springer, (2012)