( en | de | ru )

 

Disambiguierung von "Wu, Guiming"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High performance and memory efficient implementation of matrix multiplication on FPGAs.

, , und . FPT, Seite 134-137. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinglan Wu

Recovery of citric acid from fermentation broth using simulated moving bed technology: = Reinigung von Zitronensäure aus Fermentationslösung durch kontinuierliche Chromatographie. Uni Erlangen-Nürnberg, (2009)

Yinghua Wu

Changzhu Wu

Jinjin Wu

Haiyan Wu

 

Weitere Publikationen von Autoren mit dem selben Namen

Automatic synthesis of processor arrays with local memories on FPGAs., , und . FPT, Seite 249-252. IEEE, (2010)Instruction Selection for Subword Level Parallelism Optimizations for Application Specific Instruction Processors., , und . ISPA, Volume 4742 von Lecture Notes in Computer Science, Seite 946-957. Springer, (2007)A High-Performance Hardware Architecture for ECC Point Multiplication over Curve25519., , , , , , und . FCCM, Seite 1-9. IEEE, (2022)The Implementation of a Coarse-Grained Reconfigurable Architecture with Loop Self-pipelining., , und . ARC, Volume 4419 von Lecture Notes in Computer Science, Seite 155-166. Springer, (2007)Designing a Coarse-Grained Reconfigurable Architecture Using Loop Self-Pipelining., , , und . Asia-Pacific Computer Systems Architecture Conference, Volume 4186 von Lecture Notes in Computer Science, Seite 567-573. Springer, (2006)A Fine-grained Pipelined Implementation of the LINPACK Benchmark on FPGAs., , , , , und . FCCM, Seite 183-190. IEEE Computer Society, (2009)High performance and memory efficient implementation of matrix multiplication on FPGAs., , und . FPT, Seite 134-137. IEEE, (2010)A coarse-grained reconfigurable computing architecture with loop self-pipelining., , , und . Sci. China Ser. F Inf. Sci., 52 (4): 575-587 (2009)FPGA accelerating double/quad-double high precision floating-point applications for ExaScale computing., , , , , und . ICS, Seite 325-336. ACM, (2010)Topgun: An ECC Accelerator for Private Set Intersection., , , , , , , , , und . ACM Trans. Reconfigurable Technol. Syst., 16 (4): 52:1-52:30 (Dezember 2023)