( en | de | ru )

 

Disambiguierung von "Jr., Earl E. Swartzlander"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Implementation of a Single Chip, Pipelined, Complex, One-Dimensional Fast FourierTransform in 0.25 mu m BulkCMOS.

, , , , und . ASAP, Seite 335-343. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dent Earl

Eugenia Earle

Kathleen Early

Foued Jrad

Earl Gumbs

 

Weitere Publikationen von Autoren mit dem selben Namen

VLSI Concurrent Error Correcting Adders and Multipliers., und . DFT, Seite 287-294. IEEE Computer Society, (1993)The hazard-free superscalar pipeline fast fourier transform algorithm and architecture., , und . VLSI-SoC, Seite 194-199. IEEE, (2007)Editorial.. VLSI Signal Processing, 1 (1): 5 (1989)A Spanning Tree Carry Lookahead Adder., und . IEEE Trans. Computers, 41 (8): 931-939 (1992)A systolic array for 2-D DFT and 2-D DCT., und . ASAP, Seite 123-131. IEEE, (1994)Parallel Counters.. IEEE Trans. Computers, 22 (11): 1021-1024 (1973)The Hazard-Free Superscalar Pipeline Fast Fourier Transform Architecture and Algorithm., , und . VLSI-SoC (Selected Papers), Volume 291 von IFIP, Seite 1-22. Springer, (2007)Dadda Multiplier designs using memristors., und . ICICDT, Seite 1-4. IEEE, (2017)Quantifying academic placer performance on custom designs., , , , , und . ISPD, Seite 91-98. ACM, (2011)The Sign/Logarithm Number System., und . IEEE Trans. Computers, 24 (12): 1238-1242 (1975)