( en | de | ru )

 

Disambiguierung von "Shinohara, Hirofumi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
60% Cycle time acceleration, 55% energy reduction, 32Kbit SRAM by auto-selective boost (ASB) scheme for slow memory cells in random variations.

, , , , , und . ESSCIRC, Seite 317-320. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kenichi Shinohara

Hirofumi Ishihara

Hirofumi Hosokawa

Hirofumi Kumazawa

Hirofumi Ueda

 

Weitere Publikationen von Autoren mit dem selben Namen

A 65-nm SoC Embedded 6T-SRAM Designed for Manufacturability With Read and Write Operation Stabilizing Circuits., , , , , , , , , und 6 andere Autor(en). IEEE J. Solid State Circuits, 42 (4): 820-829 (2007)Post-silicon programmed body-biasing platform suppressing device variability in 45 nm CMOS technology., , , , , und . ISLPED, Seite 15-20. ACM, (2008)12% Power reduction by within-functional-block fine-grained adaptive dual supply voltage control in logic circuits with 42 voltage domains., , , , , und . ESSCIRC, Seite 191-194. IEEE, (2011)A 64-bit carry look ahead adder using pass transistor BiCMOS gates., , , , und . IEEE J. Solid State Circuits, 31 (6): 810-818 (1996)A 0.116 pJ/bit Latch-Based True Random Number Generator Featuring Static Inverter Selection and Noise Enhancement., , , und . IEEE Trans. Very Large Scale Integr. Syst., 32 (3): 564-572 (März 2024)A 0.116pJ/bit Latch-Based True Random Number Generator with Static Inverter Selection and Noise Enhancement., , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2022)Worst-case analysis to obtain stable read/write DC margin of high density 6T-SRAM-array with local Vth variability., , , , , , , , und . ICCAD, Seite 398-405. IEEE Computer Society, (2005)60% Cycle time acceleration, 55% energy reduction, 32Kbit SRAM by auto-selective boost (ASB) scheme for slow memory cells in random variations., , , , , und . ESSCIRC, Seite 317-320. IEEE, (2012)Design of a Sensorless Controller Synthesized by Robust H∞ Control for Boost Converters., , , und . IEICE Trans. Commun., 99-B (2): 356-363 (2016)Accurate Nanopower Supply-Insensitive CMOS Unit Vth Extractor and αVth Extractor with Continuous Variety., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 100-A (5): 1145-1155 (2017)