( en | de | ru )

 

Disambiguierung von "Chi, Baoyong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.1-1.5G SDR transmitter with two-stage harmonic rejection power mixer in 65-nm CMOS.

, , , und . ASICON, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chi Chu

Hsin Chi

Mei Chi

Ying Chi

Jian Chi

 

Weitere Publikationen von Autoren mit dem selben Namen

Relay-Based Cooperative Spectrum Sensing with Improved Energy Detection In Cognitive Radio., , , und . BWCCA, Seite 227-231. IEEE Computer Society, (2015)A reconfigurable IF receiver supporting intra-band non-contiguous carrier aggregation in 65 nm CMOS., , , , und . ISCAS, Seite 1554-1557. IEEE, (2016)Scalable behavior modeling for SCR based ESD protection structures for circuit simulation., , , , , , , , , und 3 andere Autor(en). ISCAS, Seite 2333-2336. IEEE, (2014)A 60-dB DR PGA with DC-offset calibration for short-distance wireless receiver., , und . VLSI-DAT, Seite 1-4. IEEE, (2015)A Fully-Integrated Reconfigurable Dual-Band Transceiver for Short Range Wireless Communications in 180 nm CMOS., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 50 (11): 2572-2590 (2015)A Low-Power High-Data-Rate ASK IF Receiver With a Digital-Control AGC Loop., , und . IEEE Trans. Circuits Syst. II Express Briefs, 57-II (8): 617-621 (2010)International Solid-State Circuits Conference 2019 aims at "envisioning the future"., und . Sci. China Inf. Sci., 62 (6): 67401:1-67401:2 (2019)An 8.2-to-21.5 GHz Dual-Core Quad-Mode Orthogonal-Coupled VCO with Concurrently Dual-Output using Parallel 8-Shaped Resonator., , , , , , und . CICC, Seite 1-2. IEEE, (2021)An 11.4-to-16.4GHz FMCW Digital PLL with Cycle-slipping Compensation and Back-tracking DPD Achieving 0.034% RMS Frequency Error under 3.4-GHz Chirp Bandwidth and 960-MHz/μs Chirp Slope., , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)A 122-168GHz Radar/Communication Fusion-Mode Transceiver with 30GHz Chirp Bandwidth, 13dBm Psat, and 8.3dBm OP1dB in 28nm CMOS., , , , , , , , , und 3 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2021)