( en | de | ru )

 

Disambiguierung von "Devanathan, V. R."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Novel Bi-partitioned Scan Architecture to Improve Transition Fault Coverage.

. Asian Test Symposium, Seite 300-305. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vasudharani Devanathan

Devanathan Raghunathan

V Saile

V Geoffroy

V Ustinov

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards adaptive test of multi-core RF SoCs., , , , , und . DATE, Seite 743-748. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Best is the Enemy of Good: Design Techniques for Low Power Tunable Approximate Application Specific Integrated Chips Targeting Media-Based Applications., , , und . J. Low Power Electron., 11 (2): 133-148 (2015)Variation-Tolerant, Power-Safe Pattern Generation., , und . IEEE Des. Test Comput., 24 (4): 374-384 (2007)Towards effective and compression-friendly test of memory interface logic., , , und . ITC, Seite 124-133. IEEE Computer Society, (2010)A Framework for Concurrency Control in Real-Time Distributed Collaboration for Mobile Systems., , und . ICDCS Workshops, Seite 488-492. IEEE Computer Society, (2003)ProCA: Progressive Configuration Aware Design Methodology for Low Power Stochastic ASICs., , , , und . VLSID, Seite 342-347. IEEE Computer Society, (2014)Interactive presentation: On power-profiling and pattern generation for power-safe scan tests., , und . DATE, Seite 534-539. EDA Consortium, San Jose, CA, USA, (2007)Novel Bi-partitioned Scan Architecture to Improve Transition Fault Coverage.. Asian Test Symposium, Seite 300-305. IEEE Computer Society, (2005)Methodology for low power test pattern generation using activity threshold control logic., , und . ICCAD, Seite 526-529. IEEE Computer Society, (2007)Thermal-Safe Dynamic Test Scheduling Method Using On-Chip Temperature Sensors for 3D MPSoCs., , , , und . J. Low Power Electron., 8 (5): 684-695 (2012)