( en | de | ru )

 

Disambiguierung von "Yang, Chia-Hsiang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware-efficient EVD processor architecture in FastICA for epileptic seizure detection.

, , , und . APSIPA, Seite 1-4. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chia-Chih Yang

Chia-Yuan Yang

Hsiang Kuang

Yang Yang

Yang Yang

 

Weitere Publikationen von Autoren mit dem selben Namen

Power and area reduction in multi-stage addition using operand segmentation., , , und . VLSI-DAT, Seite 1-4. IEEE, (2013)Design optimization for ADMM-Based SVM Training Processor for Edge Computing., , und . AICAS, Seite 1-5. IEEE, (2021)Iterative Receiver with a Lattice-Reduction-Aided MIMO Detector for IEEE 802.11ax., , , , , und . GLOBECOM, Seite 1-6. IEEE, (2020)24.5 A 0.5V 1.27mW nose-on-a-chip for rapid diagnosis of ventilator-associated pneumonia., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 420-421. IEEE, (2014)4.7 A 91mW 90fps Super-Resolution Processor for Full HD Images., , , und . ISSCC, Seite 66-68. IEEE, (2021)A 96.2nJ/class Neural Signal Processor with Adaptable Intelligence for Seizure Prediction., , und . ISSCC, Seite 1-3. IEEE, (2022)A Systolic Array Based GTD Processor With a Parallel Algorithm., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (4): 1099-1108 (2015)Hardware-efficient EVD processor architecture in FastICA for epileptic seizure detection., , , und . APSIPA, Seite 1-4. IEEE, (2012)A 1.96 Gb/s Massive MU-MIMO Detector for Next-Generation Cellular Systems., , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)A 40-nm 646.6TOPS/W Sparsity-Scaling DNN Processor for On-Device Training., , , und . VLSI Technology and Circuits, Seite 40-41. IEEE, (2022)