( en | de | ru )

 

Disambiguierung von "Hsieh, Chih-Cheng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Twin-8T SRAM Computation-in-Memory Unit-Macro for Multibit CNN-Based AI Edge Processors.

, , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 55 (1): 189-202 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chih-Peng Hsieh

Chih-sheng Hsieh

Chih-Jen Hsieh

Chih-Cheng Jeng

Chih-Hong Cheng

 

Weitere Publikationen von Autoren mit dem selben Namen

A Floating-Point 6T SRAM In-Memory-Compute Macro Using Hybrid-Domain Structure for Advanced AI Edge Chips., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 196-207 (Januar 2024)Two-Way Transpose Multibit 6T SRAM Computing-in-Memory Macro for Inference-Training AI Edge Chips., , , , , , , , , und 15 andere Autor(en). IEEE J. Solid State Circuits, 57 (2): 609-624 (2022)A 0.5-V Real-Time Computational CMOS Image Sensor With Programmable Kernel for Feature Extraction., , , , , , und . IEEE J. Solid State Circuits, 56 (5): 1588-1596 (2021)An 8b-Precision 8-Mb STT-MRAM Near-Memory-Compute Macro Using Weight-Feature and Input-Sparsity Aware Schemes for Energy-Efficient Edge AI Devices., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 219-230 (Januar 2024)A 12 bit 150 MS/s 1.5 mW SAR ADC with adaptive radix DAC in 40 nm CMOS., und . A-SSCC, Seite 157-160. IEEE, (2016)MARS: Multimacro Architecture SRAM CIM-Based Accelerator With Co-Designed Compressed Neural Networks., , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (5): 1550-1562 (2022)A signal acquisition and processing chip with built-in cluster for chemiresistive gas sensor array., , , , , , , , und . NEWCAS, Seite 428-431. IEEE, (2014)A 0.3 V 10-bit 1.17 f SAR ADC With Merge and Split Switching in 90 nm CMOS., und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (1): 70-79 (2015)A 12-bit 150-MS/s Sub-Radix-3 SAR ADC With Switching Miller Capacitance Reduction., und . IEEE J. Solid State Circuits, 53 (6): 1755-1764 (2018)A 2.02-5.16 fJ/Conversion Step 10 Bit Hybrid Coarse-Fine SAR ADC With Time-Domain Quantizer in 90 nm CMOS., , und . IEEE J. Solid State Circuits, 51 (2): 357-364 (2016)