( en | de | ru )

 

Disambiguierung von "Chickermane, Vivek"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Advancing test compression to the physical dimension.

, , , , , , , , und . ITC, Seite 1-10. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nagarajavel Vivekananthan

Vivek Venkataramani

Vivek Ramamurthy

Vivek Shetty

Vivek Bose

 

Weitere Publikationen von Autoren mit dem selben Namen

Tutorial T3A: Testing Low-Power Integrated Circuits: Challenges, Solutions, and Industry Practices., , und . VLSID, Seite 5-6. IEEE Computer Society, (2014)Probe point insertion for at-speed test., , und . VTS, Seite 223-228. IEEE Computer Society, (1992)Impact of high level functional constraints on testability., , und . VTS, Seite 309-312. IEEE Computer Society, (1993)A Power-Aware Test Methodology for Multi-Supply Multi-Voltage Designs., , , , und . ITC, Seite 1-10. IEEE Computer Society, (2008)Design for Testability Using Architectural Descriptions., , und . ITC, Seite 752-761. IEEE Computer Society, (1992)A Design For Test Perspective on I/O Management., , , und . ICCD, Seite 46-53. IEEE Computer Society, (1996)A building block BIST methodology for SOC designs: a case study., , , und . ITC, Seite 111-120. IEEE Computer Society, (2001)An Economic Analysis and ROI Model for Nanometer Test., , , und . ITC, Seite 518-524. IEEE Computer Society, (2004)Channel Masking Synthesis for Efficient On-Chip Test Compression., , und . ITC, Seite 452-461. IEEE Computer Society, (2004)A Novel Failure Diagnosis Approach for Low Pin Count and Low Power Compression Architectures., , , , , , und . NATW, Seite 43-48. IEEE, (2015)