( en | de | ru )

 

Disambiguierung von "Liang, Xiaoyao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Energy-Efficient Hybrid-RAM with Hybrid Bit-Serial based VMM Support.

, , , , , und . ACM Great Lakes Symposium on VLSI, Seite 347-352. ACM, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liang Liang

Liang-Liang Fu

Shu Chuan Liang

Dsin Dshin Liang

Qian Liang

 

Weitere Publikationen von Autoren mit dem selben Namen

ITT-RNA: Imperfection Tolerable Training for RRAM-Crossbar-Based Deep Neural-Network Accelerator., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (1): 129-142 (2021)Selective Detection and Segmentation of Cervical Cells., , , , , und . ICBBT, Seite 55-61. ACM, (2019)Invocation-driven neural approximate computing with a multiclass-classifier and multiple approximators., , , , , , und . ICCAD, Seite 50. ACM, (2018)Contrastive Learning Based Stain Normalization Across Multiple Tumor in Histopathology., , , und . MICCAI (8), Volume 12908 von Lecture Notes in Computer Science, Seite 571-580. Springer, (2021)RealArch: A Real-Time Scheduler for Mapping Multi-Tenant DNNs on Multi-Core Accelerators., , und . ICCD, Seite 158-165. IEEE, (2023)Bank stealing for conflict mitigation in GPGPU Register File., , , , , und . ISLPED, Seite 55-60. IEEE, (2015)A Hint Frequency Based Approach to Enhancing the I/O Performance of Multilevel Cache Storage Systems., , , , , , und . J. Comput. Sci. Technol., 32 (2): 312-328 (2017)A Process-Variation-Tolerant Floating-Point Unit with Voltage Interpolation and Variable Latency., , und . ISSCC, Seite 404-405. IEEE, (2008)Improving Neural Network Efficiency via Post-training Quantization with Adaptive Floating-Point., , , , , , , und . ICCV, Seite 5261-5270. IEEE, (2021)PRArch: Pattern-Based Reconfigurable Architecture for Deep Neural Network Acceleration., , , und . HPCC/DSS/SmartCity, Seite 122-129. IEEE, (2020)