( en | de | ru )

 

Disambiguierung von "Burch, Jerry R."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Symbolic Model Checking: 10^20 States and Beyond

, , , , und . LICS, Seite 428-439. IEEE Computer Society, (1990)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thomas Burch

Jerry Chou

Jerry Ding

Thomas Burch

Stephanie Burch

 

Weitere Publikationen von Autoren mit dem selben Namen

Verifying Liveness Properties by Verifying Safety Properties.. CAV (DIMACS/AMS volume), Volume 3 von DIMACS Series in Discrete Mathematics and Theoretical Computer Science, Seite 93-102. DIMACS/AMS, (1990)Using BDDs to Verify Multipliers.. DAC, Seite 408-412. ACM, (1991)Efficient validity checking for processor verification., , und . ICCAD, Seite 2-6. IEEE Computer Society / ACM, (1995)Safe BDD Minimization Using Don't Cares., , , und . DAC, Seite 208-213. ACM Press, (1997)Overcoming Heterophobia: Modeling Concurrency in Heterogeneous Systems., , und . ACSD, Seite 13-. IEEE Computer Society, (2001)Modeling hierarchical combinational circuits., , , und . ICCAD, Seite 612-617. IEEE Computer Society / ACM, (1993)Linear cofactor relationships in Boolean functions., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (6): 1011-1023 (2006)Robust latch mapping for combinational equivalence checking., und . ICCAD, Seite 563-569. ACM / IEEE Computer Society, (1998)Delay Models for Verifying Speed-Dependent Asynchronous Circuits.. ICCD, Seite 270-274. IEEE Computer Society, (1992)Sequential Circuit Verification Using Symbolic Model Checking., , , und . DAC, Seite 46-51. IEEE Computer Society Press, (1990)