( en | de | ru )

 

Disambiguierung von "Chen, Mike Shuo-Wei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Flash-Based Non-Uniform Sampling ADC With Hybrid Quantization Enabling Digital Anti-Aliasing Filter.

, , und . IEEE J. Solid State Circuits, 52 (9): 2335-2349 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Chen

Wei Chen

Wei Chen

Wei Chen

Wei Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

27.1 A 12b 2GS/s dual-rate hybrid DAC with pulsed timing-error pre-distortion and in-band noise Cancellation Achieving >74dBc SFDR up to 1GHz in 65nm CMOS., und . ISSCC, Seite 456-457. IEEE, (2016)A fractional-N digital PLL with background-dither-noise-cancellation loop achieving <-62.5dBc worst-case near-carrier fractional spurs in 65nm CMOS., und . ISSCC, Seite 394-396. IEEE, (2018)Impact of Sampling Jitter on Mostly-Digital Architectures for UWB Bio-Medical Applications., , , , , und . ICC, Seite 5769-5774. IEEE, (2007)Novel Radio Architectures for UWB, 60 GHz, and Cognitive Wireless Systems., , , , , und . EURASIP J. Wireless Comm. and Networking, (2006)16.7 A 40MHz-BW 76.2dB/78.0dB SNDR/DR Noise-Shaping Nonuniform Sampling ADC with Single Phase-Domain Level Crossing and Embedded Nonuniform Digital Signal Processor in 28nm CMOS., und . ISSCC, Seite 262-264. IEEE, (2020)A Digital PLL With Feedforward Multi-Tone Spur Cancellation Scheme Achieving <-73 dBc Fractional Spur and <-110 dBc Reference Spur in 65 nm CMOS., und . IEEE J. Solid State Circuits, 51 (12): 3216-3230 (2016)A 12-Bit 1.6, 3.2, and 6.4 GS/s 4-b/Cycle Time-Interleaved SAR ADC With Dual Reference Shifting and Interpolation., , , und . IEEE J. Solid State Circuits, 53 (6): 1765-1779 (2018)Design and implementation of a CMO 802.11n SoC., , , , , , , , , und 18 andere Autor(en). IEEE Commun. Mag., 47 (4): 134-143 (2009)A Module-Linking Graph Assisted Hybrid Optimization Framework for Custom Analog and Mixed-Signal Circuit Parameter Synthesis., , und . ACM Trans. Design Autom. Electr. Syst., 26 (5): 38:1-38:22 (2021)High-Speed Digital-to-Analog Converter Design Towards High Dynamic Range., und . CICC, Seite 1-8. IEEE, (2022)