( en | de | ru )

 

Disambiguierung von "Loke, Alvin Leng Sun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 8.0-Gb/s HyperTransport Transceiver for 32-nm SOI-CMOS Server Processors.

, , , , , , und . IEEE J. Solid State Circuits, 47 (11): 2627-2642 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alvin Cheung

Lars Alvincz

Stephanie Alvino

Jessalyn Alvina

Kim Alving

 

Weitere Publikationen von Autoren mit dem selben Namen

An 8.0-Gb/s HyperTransport Transceiver for 32-nm SOI-CMOS Server Processors., , , , , , und . IEEE J. Solid State Circuits, 47 (11): 2627-2642 (2012)Analog/Mixed-Signal Design Challenges in 7-nm CMOS and Beyond., , , , , , , , , und 7 andere Autor(en). CICC, Seite 1-8. IEEE, (2019)Loopback architecture for wafer-level at-speed testing of embedded HyperTransportTM processor links., , , , , , , , , und 3 andere Autor(en). CICC, Seite 605-608. IEEE, (2009)A 45nm SOI-CMOS dual-PLL processor clock system for multi-protocol I/O., , , , , , , , , und . ISSCC, Seite 246-247. IEEE, (2010)A versatile low-jitter PLL in 90-nm CMOS for SerDes transmitter clocking., , , , , , , , , und 10 andere Autor(en). CICC, Seite 553-556. IEEE, (2005)A Versatile 90-nm CMOS Charge-Pump PLL for SerDes Transmitter Clocking., , , , , , und . IEEE J. Solid State Circuits, 41 (8): 1894-1907 (2006)An Embedded All-Digital Circuit to Measure PLL Response., , , und . IEEE J. Solid State Circuits, 45 (8): 1492-1503 (2010)Embedded PLL Phase Noise Measurement Based on a PFD/CP MASH 1-1-1 ΔΣ Time-to-Digital Converter in 7nm CMOS., , , , , , , , , und 1 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)Design Challenges and Techniques for 5nm FinFET CMOS Analog/Mixed-Signal Circuits., , , , , , , , , und 1 andere Autor(en). VLSID, Seite 98-103. IEEE, (2023)Nanoscale CMOS Implications on Analog/Mixed-Signal Design., , und . CICC, Seite 1-57. IEEE, (2019)