( en | de | ru )

 

Disambiguierung von "Aragón, Juan L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DTexL: Decoupled Raster Pipeline for Texture Locality.

, , , und . MICRO, Seite 213-227. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Juan Antonio Garcia Aragon

Yunior Acosta Aragón

Hsiao-Mei Juan

Alexander Juan

Pere Juan i Tous

 

Weitere Publikationen von Autoren mit dem selben Namen

The MosaicSim Simulator (Full Technical Report)., , , , , , , , , und . CoRR, (2020)Confidence Estimation for Branch Prediction Reversal., , , und . HiPC, Volume 2228 von Lecture Notes in Computer Science, Seite 214-223. Springer, (2001)MLP-Aware Instruction Queue Resizing: The Key to Power-Efficient Performance., , , , und . ARCS, Volume 5974 von Lecture Notes in Computer Science, Seite 113-125. Springer, (2010)Energy-Effective Instruction Fetch Unit for Wide Issue Processors., und . Asia-Pacific Computer Systems Architecture Conference, Volume 3740 von Lecture Notes in Computer Science, Seite 15-27. Springer, (2005)GPU-Accelerated High-Speed Eye Pupil Tracking System., , , und . SBAC-PAD, Seite 17-24. IEEE Computer Society, (2015)Efficient microarchitecture policies for accurately adapting to power constraints., , , , und . IPDPS, Seite 1-12. IEEE, (2009)Power Token Balancing: Adapting CMPs to Power Constraints for Parallel Multithreaded Workloads., , und . IPDPS, Seite 431-442. IEEE, (2011)Energy-Efficient Hardware Prefetching for CMPs Using Heterogeneous Interconnects., , und . PDP, Seite 147-154. IEEE Computer Society, (2010)Energy-Efficient Design for Highly Associative Instruction Caches in Next-Generation Embedded Processors., , , und . DATE, Seite 1374-1375. IEEE Computer Society, (2004)Efficient Message Management in Tiled CMP Architectures Using a Heterogeneous Interconnection Network., , und . HiPC, Volume 4873 von Lecture Notes in Computer Science, Seite 133-146. Springer, (2007)