Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Secure Integrity Checking System for Nanoelectronic Resistive RAM., , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (2): 416-429 (2019)Robust Chaos With Novel 4-Transistor Maps., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (3): 914-918 (März 2023)Energy-efficient memcapacitive physical reservoir computing system for temporal data processing., , , , und . CoRR, (2023)Design for Eliminating Operation Specific Power Signatures from Digital Logic., , , , und . ACM Great Lakes Symposium on VLSI, Seite 111-116. ACM, (2019)A Chaos-Based Complex Micro-instruction Set for Mitigating Instruction Reverse Engineering., , , , und . J. Hardw. Syst. Secur., 4 (2): 69-85 (2020)Design of a Dynamic Parameter-Controlled Chaotic-PRNG in a 65nm CMOS process., , und . CoRR, (2021)DC modelling of SOI four-gate transistor (G4FET) for implementation in circuit simulator using multivariate regression polynomial., und . IET Circuits Devices Syst., 13 (1): 12-20 (2019)Design of a Reconfigurable Chaos Gate with Enhanced Functionality Space in 65nm CMOS., , , , und . MWSCAS, Seite 1016-1019. IEEE, (2018)Design Considerations for Insulator Metal Transition based Artificial Neurons., , , und . MWSCAS, Seite 1131-1134. IEEE, (2019)Modeling of Silicon Photomultiplier Based on Perimeter Gated Single Photon Avalanche Diode., , und . MWSCAS, Seite 1110-1113. IEEE, (2019)