( en | de | ru )

 

Disambiguierung von "Fujiwara, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimal Wait-Free Clock Synchronisation Protocol on a Shared-Memory Multi-processor System.

, , , und . WDAG, Volume 1320 von Lecture Notes in Computer Science, Seite 290-304. Springer, (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Esther Fujiwara

Hideo Baba

Hideo Ohashi

Hideo Andreas Baba

Hideo Ikezawa-Hanada

 

Weitere Publikationen von Autoren mit dem selben Namen

The Complexity of Fault Detection Problems for Combinational Logic Circuits., und . IEEE Trans. Computers, 31 (6): 555-560 (1982)Brief Announcement: Acceleration by Contention for Shared Memory Mutual Exclusion Algorithms., , und . DISC, Volume 5805 von Lecture Notes in Computer Science, Seite 172-173. Springer, (2009)Optimal Wait-Free Clock Synchronisation Protocol on a Shared-Memory Multi-processor System., , , und . WDAG, Volume 1320 von Lecture Notes in Computer Science, Seite 290-304. Springer, (1997)A Test Generation Method Based on k-Cycle Testing for Finite State Machines., , und . IOLTS, Seite 232-235. IEEE, (2019)Test pattern selection to optimize delay test quality with a limited size of test set., , , , und . European Test Symposium, Seite 260. IEEE Computer Society, (2010)Secure scan design using shift register equivalents against differential behavior attack., , und . ASP-DAC, Seite 818-823. IEEE, (2011)Fast false path identification based on functional unsensitizability using RTL information., , , und . ASP-DAC, Seite 660-665. IEEE, (2009)A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification., , und . IEICE Trans. Inf. Syst., 93-D (7): 1857-1865 (2010)Strongly Secure Scan Design Using Generalized Feed Forward Shift Registers., und . IEICE Trans. Inf. Syst., 98-D (10): 1852-1855 (2015)A Memory Grouping Method for Reducing Memory BIST Logic of System-on-Chips., , und . IEICE Trans. Inf. Syst., 89-D (4): 1490-1497 (2006)