( en | de | ru )

 

Disambiguierung von "Chatterjee, Abhijit"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dynamic Test Stimulus Adaptation for Analog/RF Circuits Using Booleanized Models Extracted From Hardware.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2006-2019 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Abhijit Basu

Abhijit Majumdar

Abhijit Bose

Abhijit Basu

Abhijit Ghose

 

Weitere Publikationen von Autoren mit dem selben Namen

An adaptive class-E power amplifier with improvement in efficiency, reliability and process variation tolerance., und . ISCAS, Seite 745-748. IEEE, (2013)Concurrent Error Detection in Nonlinear Digital Circuits Using Time-Freeze Linearization., und . IEEE Trans. Computers, 46 (11): 1208-1218 (1997)Containing the Nanometer "Pandora-Box": Cross-Layer Design Techniques for Variation Aware Low Power Systems., , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (1): 19-29 (2011)Timing Noise Characterization of High-Speed Digital Bit Sequences Using Incoherent Subsampling and Algorithmic Clock Recovery., , und . IEEE Trans. Instrumentation and Measurement, 63 (12): 2733-2749 (2014)A New Simultaneous Circuit Partitioning and Chip Placement Approach Based on Simulated Annealing., und . DAC, Seite 36-39. IEEE Computer Society Press, (1990)Adaptive response surface modeling-based method for analog circuit sizing., und . SoCC, Seite 109-112. IEEE, (2004)Loopback DFT for Low-Cost Test of Single-VCO-Based Wireless Transceivers., , und . IEEE Des. Test Comput., 25 (2): 150-159 (2008)Dynamic Test Stimulus Adaptation for Analog/RF Circuits Using Booleanized Models Extracted From Hardware., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2006-2019 (2020)Partial Reset Methodology and Experiments for Improving Random-Pattern Testability and BIST of Sequential Circuits., , und . J. Electron. Test., 14 (3): 259-272 (1999)Performance-Optimized Design for Parametric Reliability., , , , und . J. Electron. Test., 24 (1-3): 129-141 (2008)