( en | de | ru )

 

Disambiguierung von "Matsumoto, Akira"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 22ng/√Hz 17mW MEMS Accelerometer with Digital Noise-Reduction Techniques.

, , , , , , , , , , und . ISSCC, Seite 182-184. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Akira Hayashima

Dairi Matsumoto

Koichi Matsumoto

Teijiro Matsumoto

Tokumyo Matsumoto

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluation of MRB Garbage Collection on Parallel Logic Programming Architectures., , , und . ICLP, Seite 83-95. MIT Press, (1990)KL1 Execution Model for PIM Cluster with Shared Memory., , , , und . ICLP, Seite 338-355. MIT Press, (1987)Architecture and Evaluation of a Reduction-Based Parallel Inference Machine: PIM-R., , , , und . LP, Volume 221 von Lecture Notes in Computer Science, Seite 1-12. Springer, (1985)A 22ng/√Hz 17mW MEMS Accelerometer with Digital Noise-Reduction Techniques., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 182-184. IEEE, (2019)Overview of the Parallel Inference Machine Architecture (PIM)., , , , und . FGCS, Seite 208-229. OHMSHA Ltd. Tokyo and Springer-Verlag, (1988)Design and Performance of a Coherent Cache for Parallel Logic Programming Architectures., , und . ISCA, Seite 25-33. ACM, (1989)A 22-ng/ $\surd$ Hz 17-mW Capacitive MEMS Accelerometer With Electrically Separated Mass Structure and Digital Noise- Reduction Techniques., , , , , , , , , und . IEEE J. Solid State Circuits, 55 (9): 2539-2552 (2020)Label-Free Potentiometry for Detecting DNA Hybridization Using Peptide Nucleic Acid and DNA Probes., , , , , , und . Sensors, 13 (2): 2267-2278 (2013)A collision detection method based on power sensing and time-domain signal processing for wireless LAN., , , , und . ISCIT, Seite 199-204. IEEE, (2011)A 2-Layer Transistor Pixel Stacked CMOS Image Sensor with Oxide-Based Full Trench Isolation for Large Full Well Capacity and High Quantum Efficiency., , , , , , , , , und 6 andere Autor(en). VLSI Technology and Circuits, Seite 286-287. IEEE, (2022)