( en | de | ru )

 

Disambiguierung von "Tierno, José A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Modular All-Digital PLL Architecture Enabling Both 1-to-2GHz and 24-to-32GHz Operation in 65nm CMOS.

, , , , , und . ISSCC, Seite 516-517. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Humberto Jorge José

Pietro Tierno

Nadine José Gonzalez

Jose A C Broekaert

José Navarrete

 

Weitere Publikationen von Autoren mit dem selben Namen

Asynchronous Parallel Prefix Computation., und . IEEE Trans. Computers, 47 (11): 1244-1252 (1998)An Adaptively Pipelined Mixed Synchronous-Asynchronous Digital FIR Filter Chip Operating at 1.3 Gigahertz., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (7): 1043-1056 (2010)Bang-bang digital PLLs at 11 and 20GHz with sub-200fs integrated jitter for high-speed serial communication applications., , , , , , und . ISSCC, Seite 94-95. IEEE, (2009)Asynchronous Circuits and Systems in Superconducting RSFQ Digital Technology., , , und . ASYNC, Seite 274-. IEEE Computer Society, (1998)A 3.2GS/s 4.55b ENOB two-step subranging ADC in 45nm SOI CMOS., , , , , , , , und . CICC, Seite 1-4. IEEE, (2012)A Modular All-Digital PLL Architecture Enabling Both 1-to-2GHz and 24-to-32GHz Operation in 65nm CMOS., , , , , und . ISSCC, Seite 516-517. IEEE, (2008)Low-energy asynchronous memory design., und . ASYNC, Seite 176-185. IEEE, (1994)A linearized, low-phase-noise VCO-based 25-GHz PLL with autonomic biasing., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 48 (5): 1138-1150 (2013)Integrated transversal equalizers in high-speed fiber-optic systems., , , , , , und . IEEE J. Solid State Circuits, 38 (12): 2131-2137 (2003)A 1.4 pJ/bit, Power-Scalable 16×12 Gb/s Source-Synchronous I/O With DFE Receiver in 32 nm SOI CMOS Technology., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 50 (8): 1917-1931 (2015)