( en | de | ru )

 

Disambiguierung von "Lee, Mingyen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SAMBA: Single-ADC Multi-Bit Accumulation Compute-in-Memory Using Nonlinearity- Compensated Fully Parallel Analog Adder Tree.

, , , , , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (7): 2762-2773 (Juli 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xavier Lee Lee

Bongsoo Lee

The role of negative regulators in coordination of the Myxococcus xanthus developmental program. Uni Marburg, (2009)

Min-Hi Lee

Induction and regulation of antiviral defence mechanisms through intracytoplasmic sensors. HU Berlin, (2009)

Sangbok Lee

Nathaniel Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

GRAPHIC: GatheR-And-Process in Highly parallel with In-SSD Compression Architecture in Very Large-Scale Graph., , , , , , , , , und 1 andere Autor(en). CoRR, (2022)FeFET-based low-power bitwise logic-in-memory with direct write-back and data-adaptive dynamic sensing interface., , , , , , , , , und 1 andere Autor(en). ISLPED, Seite 127-132. ACM, (2020)SAMBA: Single-ADC Multi-Bit Accumulation Compute-in-Memory Using Nonlinearity- Compensated Fully Parallel Analog Adder Tree., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 70 (7): 2762-2773 (Juli 2023)Victor: A Variation-resilient Approach Using Cell-Clustered Charge-domain computing for High-density High-throughput MLC CiM., , , , , , , , , und . DAC, Seite 1-6. IEEE, (2023)ZEBRA: A Zero-Bit Robust-Accumulation Compute-In-Memory Approach for Neural Network Acceleration Utilizing Different Bitwise Patterns., , , , , , , und . ASPDAC, Seite 153-158. IEEE, (2024)A 28nm 8928Kb/mm2-Weight-Density Hybrid SRAM/ROM Compute-in-Memory Architecture Reducing >95% Weight Loading from DRAM., , , , , , , , , und 3 andere Autor(en). CICC, Seite 1-2. IEEE, (2024)GRAPHIC: Gather and Process Harmoniously in the Cache With High Parallelism and Flexibility., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Emerg. Top. Comput., 12 (1): 84-96 (Januar 2024)Hidden-ROM: A Compute-in-ROM Architecture to Deploy Large-Scale Neural Networks on Chip with Flexible and Scalable Post-Fabrication Task Transfer Capability., , , , , , , und . ICCAD, Seite 45:1-45:9. ACM, (2022)YOLoC: deploy large-scale neural network by ROM-based computing-in-memory using residual branch on a chip., , , , , , , , und . DAC, Seite 1093-1098. ACM, (2022)