( en | de | ru )

 

Disambiguierung von "Kauffman, John G."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A DAC cell with improved ISI and noise performance using native switching for multi-bit CT Delta Sigma modulators.

, , , und . ISCAS, Seite 574-577. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

John Gabriel Kauffman

Giuseppe G G Manzardo

G Wahl

G Bol

G Sawers

 

Weitere Publikationen von Autoren mit dem selben Namen

Low power quantizer design in CT Delta Sigma modulators., , , , und . ISCAS, Seite 1990-1993. IEEE, (2013)An 8.5 mW Continuous-Time ΔΣ Modulator With 25 MHz Bandwidth Using Digital Background DAC Linearization to Achieve 63.5 dB SNDR and 81 dB SFDR., , , und . IEEE J. Solid State Circuits, 46 (12): 2869-2881 (2011)PVT robust design of wideband CT delta sigma modulators including finite GBW compensation., , und . MWSCAS, Seite 382-385. IEEE, (2012)Maximizing the Inter-Stage Gain in CT 0-X MASH Delta-Sigma-Modulators., , , , und . ISCAS, Seite 561-565. IEEE, (2022)Delay Error Shaping in ΔΣ Modulators Using Time-Interleaved High Resolution Quantizers., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (7): 2700-2710 (Juli 2023)A 0.9-V DAC-Calibration-Free Continuous-Time Incremental Delta-Sigma Modulator Achieving 97-dB SFDR at 2 MS/s in 28-nm CMOS., , , , , und . IEEE J. Solid State Circuits, 57 (11): 3407-3417 (2022)A Correlation-Based Background Error Estimation Technique for Bandpass Delta-Sigma ADC DACs., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 58-II (11): 748-752 (2011)A reconfigurable Continuous-Time ΔΣ-ADC using a digitally programmable gm-C array., , , , und . MWSCAS, Seite 810-813. IEEE, (2012)A 40 kS/sCalibration-Free Incremental △Σ ADC Achieving 104 dB DR and 105.7 dB SFDR., , , , und . ESSCIRC, Seite 401-404. IEEE, (2023)A Chopped 6-bit 1.6 GS/s SAR ADC Utilizing Slow Decision Information in 22 nm FDSOI., , , , und . ESSCIRC, Seite 141-144. IEEE, (2023)