( en | de | ru )

 

Disambiguierung von "Rebeiro, Chester"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Avatar: Reinforcing Fault Attack Countermeasures in EDA with Fault Transformations.

, , und . ASP-DAC, Seite 417-422. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alexander Chester

Andrew Chester

Chester Avilés

William Chester Tepper

 

Weitere Publikationen von Autoren mit dem selben Namen

Shakti-T: A RISC-V Processor with Light Weight Security Extensions., , , , und . HASP@ISCA, Seite 2:1-2:8. ACM, (2017)XFC: A Framework for eXploitable Fault Characterization in Block Ciphers., , und . DAC, Seite 8:1-8:6. ACM, (2017)ApproxBC: Blockchain Design Alternatives for Approximation-Tolerant Resource-Constrained Applications., , , , und . IEEE Communications Standards Magazine, 2 (3): 45-51 (2018)High Speed Compact Elliptic Curve Cryptoprocessor for FPGA Platforms., und . INDOCRYPT, Volume 5365 von Lecture Notes in Computer Science, Seite 376-388. Springer, (2008)Generalized high speed Itoh-Tsujii multiplicative inversion architecture for FPGAs., , und . Integr., 45 (3): 307-315 (2012)PERI: A Posit Enabled RISC-V Core., , , und . CoRR, (2019)Boosting Profiled Cache Timing Attacks With A Priori Analysis., und . IEEE Trans. Inf. Forensics Secur., 7 (6): 1900-1905 (2012)Brutus: Refuting the Security Claims of the Cache Timing Randomization Countermeasure Proposed in CEASER., , , , und . IEEE Comput. Archit. Lett., 19 (1): 9-12 (2020)Pinpointing Cache Timing Attacks on AES., , und . VLSI Design, Seite 306-311. IEEE Computer Society, (2010)D-TIME: Distributed Threadless Independent Malware Execution for Runtime Obfuscation., , und . WOOT @ USENIX Security Symposium, USENIX Association, (2019)