Autor der Publikation

An area-efficient and protected network interface for processing-in-memory systems.

, , , und . ISCAS (3), Seite 2951-2954. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An area-efficient standard-cell floating-point unit design for a processing-in-memory system., , , und . ESSCIRC, Seite 57-60. IEEE, (2003)A 0.18 µm implementation of a floating-point unit for a processing-in-memory system., , , und . ISCAS (2), Seite 453-456. IEEE, (2004)Design trade-offs in floating-point unit implementation for embedded and processing-in-memory systems., , und . ISCAS (4), Seite 3331-3334. IEEE, (2005)An area-efficient and protected network interface for processing-in-memory systems., , , und . ISCAS (3), Seite 2951-2954. IEEE, (2005)Floating-point division and square root implementation using a Taylor-series expansion algorithm., , und . ICECS, Seite 702-705. IEEE, (2008)A double-data rate (DDR) processing-in-memory (PIM) device with wideword floating-point capability., , , , , , und . ISCAS, IEEE, (2006)Multicast routing with dynamic packet fragmentation., , und . ACM Great Lakes Symposium on VLSI, Seite 113-116. ACM, (2009)A Prototype Processing-In-Memory (PIM) Chip for the Data-Intensive Architecture (DIVA) System., , , , , , und . VLSI Signal Processing, 40 (1): 73-84 (2005)An Area-Efficient Router for the Data-Intensive Architecture (DIVA) System., , und . VLSI Design, Seite 863-868. IEEE Computer Society, (2004)Implementation of a 32-bit RISC Processor for the Data-Intensive Architecture Processing-In-Memory Chip., , , und . ASAP, Seite 163-172. IEEE Computer Society, (2002)