Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Network-on-Chip Architectures - A Holistic Design Exploration, , und . Lecture Notes in Electrical Engineering Springer, (2010)Toward efficient check-pointing and rollback under on-demand SBST in chip multi-processors., , und . IOLTS, Seite 110-115. IEEE, (2015)On the Effects of Process Variation in Network-on-Chip Architectures., , , , , , und . IEEE Trans. Dependable Secur. Comput., 7 (3): 240-254 (2010)Switch folding: network-on-chip routers with time-multiplexed output ports., , , und . DATE, Seite 344-349. EDA Consortium San Jose, CA, USA / ACM DL, (2013)ArrayFlex: A Systolic Array Architecture with Configurable Transparent Pipelining., , , , und . CoRR, (2022)DeMM: A Decoupled Matrix Multiplication Engine Supporting Relaxed Structured Sparsity., , , und . CoRR, (2024)Networks-on-Chip With Double-Data-Rate Links., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (12): 3103-3114 (2017)A High-Performance and Energy-Efficient Virtually Tagged Stack Cache Architecture for Multi-core Environments., , , und . HPCC, Seite 58-67. IEEE, (2011)2D Error Correction for F/F based Arrays using In-Situ Real-Time Error Detection (RTD)., , , , , , und . DFT, Seite 1-4. IEEE, (2020)Variation-aware task allocation and scheduling for MPSoC., , , , und . ICCAD, Seite 598-603. IEEE Computer Society, (2007)