Autor der Publikation

A 60 Gb/s-Level Coarse-Grained Reconfigurable Cryptographic Processor With Less Than 1-W Power.

, , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 67-II (2): 375-379 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel approach using a minimum cost maximum flow algorithm for fault-tolerant topology reconfiguration in NoC architectures., , , , , und . ASP-DAC, Seite 48-53. IEEE, (2015)Anole: A Highly Efficient Dynamically Reconfigurable Crypto-Processor for Symmetric-Key Algorithms., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (12): 3081-3094 (2018)Exploration of Benes Network in Cryptographic Processors: A Random Infection Countermeasure for Block Ciphers Against Fault Attacks., , , , , , und . IEEE Trans. Inf. Forensics Secur., 12 (2): 309-322 (2017)Reliability-aware mapping for various NoC topologies and routing algorithms under performance constraints., , , , , und . Sci. China Inf. Sci., 58 (8): 1-14 (2015)A fast face detection architecture for auto-focus in smart-phones and digital cameras., , , , und . Sci. China Inf. Sci., 59 (12): 122402:1-122402:13 (2016)A 60 Gb/s-Level Coarse-Grained Reconfigurable Cryptographic Processor With Less Than 1-W Power., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 67-II (2): 375-379 (2020)A 700fps Optimized Coarse-to-Fine Shape Searching Based Hardware Accelerator for Face Alignment., , , , , und . DAC, Seite 57:1-57:6. ACM, (2017)A Reliable Physical Unclonable Function Based on Differential Charging Capacitors., , , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)PMCC: Fast and Accurate System-Level Power Modeling for Processors on Heterogeneous SoC., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (5): 540-544 (2017)A High-performance Hardware Implementation of Saber Based on Karatsuba Algorithm., , , , , , , und . IACR Cryptol. ePrint Arch., (2020)