( en | de | ru )

 

Disambiguierung von "Wang, Zhongfeng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Performance Analysis of Extended Integrated Interleaved Codes.

, , , , und . APCC, Seite 498-503. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wang Wang

Linfang Wang

Investigation of the functions of 53BP1 in DNA demethylation. Uni Marburg, (2009)

Paul Wang

Lien Wang

Scheifoo Wang

 

Weitere Publikationen von Autoren mit dem selben Namen

Low complexity, high speed decoder architecture for quasi-cyclic LDPC codes., und . ISCAS (6), Seite 5786-5789. IEEE, (2005)Design Light-weight 3D Convolutional Networks for Video Recognition Temporal Residual, Fully Separable Block, and Fast Algorithm., , und . CoRR, (2019)Generalized Hyperbolic CORDIC and Its Logarithmic and Exponential Computation With Arbitrary Fixed Base., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (9): 2156-2169 (2019)A lightweight face detector by integrating the convolutional neural network with the image pyramid., , , und . Pattern Recognit. Lett., (2020)FACCU: Enable Fast Accumulation for High-Speed DSP Systems., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (12): 4634-4638 (2022)Hardware Accelerator Design for Sparse DNN Inference and Training: A Tutorial., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (3): 1708-1714 (März 2024)A Precision-Scalable Energy-Efficient Convolutional Neural Network Accelerator., , und . IEEE Trans. Circuits Syst., 67-I (10): 3484-3497 (2020)An Adaptive Chase-Pyndiah Algorithm for Turbo Product Codes., , , und . IEEE Commun. Lett., 27 (4): 1065-1069 (April 2023)Column-Weighted Probabilistic GDBF Decoder for Irregular LDPC Codes., , , und . ISVLSI, Seite 1-6. IEEE, (2023)A Reconfigurable Accelerator for Generative Adversarial Network Training Based on FPGA., , , und . ISVLSI, Seite 144-149. IEEE, (2021)