( en | de | ru )

 

Disambiguierung von "Rahajandraibe, Wenceslas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modeling & PVT characterization of arbitrary ordered VSCP-PLL using an efficient event-driven approach.

, , , , , und . NEWCAS, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Davy Wenceslas Matondo Maya

 

Weitere Publikationen von Autoren mit dem selben Namen

Negative Group Delay Theory on Li Topology., , , , und . IEEE Access, (2020)Design Method of Constant Phase-Shifter Microwave Passive Integrated Circuit in 130-nm BiCMOS Technology With Bandpass-Type Negative Group Delay., , , , , , , , und . IEEE Access, (2022)Low-Pass NGD Digital Circuit Application for Real-Time Greenhouse Temperature Prediction., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (9): 3709-3713 (September 2023)A CMOS 2.45-GHz ring oscillator with temperature compensation., , , und . ICECS, Seite 1-4. IEEE, (2005)A Fully Integrated 2.45-GHz Frequency Synthesizer and FSK Modulator., , , und . ICECS, Seite 1208-1211. IEEE, (2006)Investigation of Single Event Effects in a Resistive RAM Memory Array by Coupling TCAD and SPICE Simulations., , und . J. Electron. Test., 39 (3): 275-288 (Juni 2023)130-nm BiCMOS design of low-pass negative group delay integrated RL-circuit., , , , , und . Int. J. Circuit Theory Appl., 50 (6): 1876-1889 (2022)Event Driven Modeling and Characterization of the Second Order Voltage Switched Charge Pump PLL., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 63-I (3): 347-358 (2016)Efficient Co-Design Methodology combinig Fast and Accurate System-level Simulations with Transistor-level Characterization., , , , , , , und . ICECS, Seite 1-4. IEEE, (2023)Design Considerations Towards Zero-Variability Resistive RAMs in HRS State., , und . LATS, Seite 1-5. IEEE, (2021)