Autor der Publikation

Design of a Mutated Adder and Its Optimization Using ILP Formulation.

, , , und . IEICE Trans. Inf. Syst., 88-D (7): 1506-1508 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low area and high speed SHA-1 implementation., , und . ISOCC, Seite 365-367. IEEE, (2011)A high-resolution and glitch-free all-digital variable length ring oscillator design on an FPGA., , und . Comput. Electr. Eng., (2019)Asynchronous Circuit Designs on an FPGA for Targeting a Power/Energy Efficient SoC., und . IEICE Trans. Electron., 97-C (4): 253-263 (2014)Design of a Mutated Adder and Its Optimization Using ILP Formulation., , , und . IEICE Trans. Inf. Syst., 88-D (7): 1506-1508 (2005)A Performance/Energy Analysis and Optimization of Multi-Core Architectures with Voltage Scaling Techniques., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 93-A (6): 1215-1225 (2010)Instruction level redundant number computations for fast data intensive processing in asynchronous processors., , und . J. Syst. Archit., 51 (3): 151-164 (2005)A Design Method for Heterogeneous Adders., , , und . ICESS, Volume 4523 von Lecture Notes in Computer Science, Seite 121-132. Springer, (2007)Measurements of metastability in MUTEX on an FPGA., , und . IEICE Electron. Express, 15 (1): 20171165 (2018)Performance optimization of synchronous control units for datapaths with variable delay arithmetic units., , , , , und . ASP-DAC, Seite 816-819. ACM, (2003)Implications of Rent's Rule for NoC Design and Its Fault-Tolerance., , , und . NOCS, Seite 283-294. IEEE Computer Society, (2007)