Autor der Publikation

A 112-Gb/s Single-Ended PAM-4 Transceiver Front-End for Reach Extension in Long-Reach Link.

, , , , , , , , , und . ESSCIRC, Seite 497-500. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Cooperative Localization of Multi-UAVs via Dynamic Nonparametric Belief Propagation under GPS Signal Loss Condition., , und . IJDSN, (2014)13.5 A 64Gb/s/pin PAM4 Single-Ended Transmitter with a Merged Pre-Emphasis Capacitive-Peaking Crosstalk-Cancellation Scheme for Memory Interfaces in 28nm CMOS., , , , , , , , und . ISSCC, Seite 240-242. IEEE, (2024)A 2×56 Gb/s 0.78-pJ/b PAM-4 Crosstalk Cancellation Receiver With Active Crosstalk Extraction Technique in 28-nm CMOS., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 59 (9): 3008-3020 (September 2024)A 2×50Gb/s Single-Ended MIMO PAM-4 Crosstalk Cancellation and Signal Reutilization Receiver in 28 nm CMOS., , , , , , , , , und . ESSCIRC, Seite 501-504. IEEE, (2022)A 112-Gb/s Single-Ended PAM-4 Transceiver Front-End for Reach Extension in Long-Reach Link., , , , , , , , , und . ESSCIRC, Seite 497-500. IEEE, (2022)A hybrid discontinuous PWM algorithm of balancing neutral point voltage for 3L-NPC inverter., und . Int. J. Circuit Theory Appl., 49 (12): 4120-4141 (2021)A 28-Gb/s PAM-4 Fully-Integrated Optical Receiver with High-Speed Silicon Photodetector in 28-nm CMOS., , , , , , , , und . ICTA, Seite 192-193. IEEE, (2023)A 224-Gb/s PAM4 High-Linearity, Energy-Efficiency Differential to Single-Ended Driver in 130-nm SiGe BiCMOS., , , , , , , , und . ICTA, Seite 88-89. IEEE, (2020)7.5 A 224Gb/s/wire Single-Ended PAM-4 Transceiver Front-End with 29dB Equalization for 800GbE/1.6TbE., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 132-134. IEEE, (2024)A Fully-Integrated LDO with Two-Stage Cross-Coupled Error Amplifier for High-Speed Communications in 28-nm CMOS., , , , , , , , , und . ISCAS, Seite 1-4. IEEE, (2023)