Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Testing Flash Memories for Tunnel Oxide Defects., und . VLSI Design, Seite 157-162. IEEE Computer Society, (2008)A Stimulus-Free Probabilistic Model for Single-Event-Upset Sensitivity., , und . VLSI Design, Seite 100-107. IEEE Computer Society, (2006)Electrical Model For Program Disturb Faults in Non-Volatile Memories., und . VLSI Design, Seite 217-222. IEEE Computer Society, (2003)Testing Flash Memories., , und . VLSI Design, Seite 406-411. IEEE Computer Society, (2000)Switched Polarity Charge Pump for NOR-type Flash Memories., , und . ICECS, Seite 1200-1203. IEEE, (2006)Low-power test in compression-based reconfigurable scan architectures., , und . SBCCI, Seite 55-60. ACM, (2010)Test power reduction in compression-based reconfigurable scan architectures., , und . European Test Symposium, Seite 249. IEEE Computer Society, (2010)Cost-free low-power test in compression-based reconfigurable scan designs., , und . IDT, Seite 78-82. IEEE, (2010)Stress Test for Disturb Faults in Non-Volatile Memories., und . Asian Test Symposium, Seite 384-389. IEEE Computer Society, (2003)Switched positive/negative charge pump design using standard CMOS transistors., , und . IET Circuits Devices Syst., 4 (1): 57-66 (2010)