Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An Automatic Transistor-Level Tool for GRM FPGA Interconnect Circuits Optimization.

Z. Li, Y. Xiao, Y. Zhang, Y. Pang, C. Hu, J. Wang, und J. Lai. ACM Great Lakes Symposium on VLSI, Seite 93-98. ACM, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Eugen Lai

Waltraud Lai

Mao Lai

Xin Lai

Yinchieh Lai

Weitere Publikationen von Autoren mit dem selben Namen

INTB: A New FPGA Interconnect Model for Architecture Exploration.C. Hu, Q. Duan, P. Lu, W. Liu, J. Wang, und J. Lai. FPGA, Seite 325. ACM, (2020)Transistor-Level Optimization Methodology for GRM FPGA Interconnect Circuits.Z. Li, Y. Xiao, Y. Zhang, Y. Pang, J. Wang, und J. Lai. FPGA, Seite 121. ACM, (2019)Novel FPGA clock network with low latency and skew (abstract only).L. Li, J. Wang, und J. Lai. FPGA, Seite 252. ACM, (2014)Remote embedded simulation system for SW/HW co-design based on dynamic partial reconfiguration.J. Gu, R. Wang, J. Wang, J. Lai, und Q. Duan. ASICON, Seite 402-405. IEEE, (2017)Weight-based FPGA placement algorithm with wire effect considered.H. Li, J. Wang, und J. Lai. ASICON, Seite 1-4. IEEE, (2013)FPGA bitstream compression and decompression based on LZ77 algorithm and BMC technique.Y. Gao, H. Ye, J. Wang, und J. Lai. ASICON, Seite 1-4. IEEE, (2015)A high-performance reconfigurable 2-D transform architecture for H.264.W. Cao, H. Hou, J. Lai, J. Tong, und H. Min. ICECS, Seite 606-609. IEEE, (2008)3-D Auxiliary Classifier GAN for Hyperspectral Anomaly Detection via Weakly Supervised Learning.H. Luo, H. Zhu, S. Liu, Y. Liu, X. Zhu, und J. Lai. IEEE Geosci. Remote. Sens. Lett., (2022)Design and implementation of Serial ATA pbysical layer on FPGA.X. Xie, Q. Duan, J. Liu, J. Wang, und J. Lai. ASICON, Seite 1-4. IEEE, (2019)Stochastic Loss Function.Q. Liu, und J. Lai. AAAI, Seite 4884-4891. AAAI Press, (2020)

BibSonomy

Disambiguierung von "Lai, Jinmei"

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An Automatic Transistor-Level Tool for GRM FPGA Interconnect Circuits Optimization.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Eugen Lai

Waltraud Lai

Mao Lai

Xin Lai

Yinchieh Lai

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung

BibSonomy

Disambiguierung von "Lai, Jinmei"

KopierenLöschenDiese Publikation zur Ablage hinzufügenCommunity-EintragVersionsverlauf dieses EintragsURLDOIBibTeXEndNoteAPAChicagoDIN 1505HarvardMSOffice XML An Automatic Transistor-Level Tool for GRM FPGA Interconnect Circuits Optimization.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Eugen Lai

Waltraud Lai

Mao Lai

Xin Lai

Yinchieh Lai

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An Automatic Transistor-Level Tool for GRM FPGA Interconnect Circuits Optimization.