( en | de | ru )

 

Disambiguierung von "Sakurai, Takayasu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 80 mV Startup Dual-Mode Boost Converter by Charge-Pumped Pulse Generator and Threshold Voltage Tuned Oscillator With Hot Carrier Injection.

, , , , , , und . IEEE J. Solid State Circuits, 47 (11): 2554-2562 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yoriko Sakurai

Kaneaki Sakurai

Takayasu Shimizu

Miriam Takayasu

 

Weitere Publikationen von Autoren mit dem selben Namen

A 0.14pJ/b Inductive-Coupling Inter-Chip Data Transceiver with Digitally-Controlled Precise Pulse Shaping., , , und . ISSCC, Seite 358-608. IEEE, (2007)High-Speed Circuit Design with Scaled-Down MOSFET's and Low Supply Voltage.. ISCAS, Seite 1487-1490. IEEE, (1993)Digital Active Gate Drive with Optimal Switching Patterns to Adapt to Sinusoidal Output Current in a Full Bridge Inverter Circuit., , , , , , , und . IECON, Seite 1684-1689. IEEE, (2019)On-Chip Measurement System for Within-Die Delay Variation of Individual Standard Cells in 65-nm CMOS., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 20 (10): 1876-1880 (2012)A 1.76 mW, 100 Mbps Impulse Radio UWB Receiver with Multiple Sampling Correlators Eliminating Need for Phase Synchronization in 65-nm CMOS., , , und . IEICE Trans. Electron., 93-C (6): 796-802 (2010)Power Supply Voltage Dependence of Within-Die Delay Variation of Regular Manual Layout and Irregular Place-and-Route Layout., , , , und . IEICE Trans. Electron., 94-C (6): 1072-1075 (2011)Design and Analysis of Ultra-Low Power Glitch-Free Programmable Voltage Detector Based on Multiple Voltage Copier., , , , , und . IEICE Trans. Electron., 100-C (4): 349-358 (2017)Difficulty of Power Supply Voltage Scaling in Large Scale Subthreshold Logic Circuits., , , , , , und . IEICE Trans. Electron., 93-C (3): 332-339 (2010)A 100 Mbps, 4.1 pJ/bit Threshold Detection-Based Impulse Radio UWB Transceiver in 90 nm CMOS., , , , , , , und . IEICE Trans. Electron., 92-C (6): 769-776 (2009)A 25-mV-Sensitivity 2-Gb/s Optimum-Logic-Threshold Capacitive-Coupling Receiver for Wireless Wafer Probing Systems., , und . IEEE Trans. Circuits Syst. II Express Briefs, 56-II (9): 709-713 (2009)