( en | de | ru )

 

Disambiguierung von "Andrieu, François"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Performance and layout effects of SiGe channel in 14nm UTBB FDSOI: SiGe-first vs. SiGe-last integration.

, , , , , , , , und . ESSDERC, Seite 127-130. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

François Elvinger

François Melis

François Guers

François Franceschi

François Weirich

 

Weitere Publikationen von Autoren mit dem selben Namen

High temperature stability embedded ReRAM for 2x nm node and beyond., , , , , , , , , und 9 andere Autor(en). IMW, Seite 1-4. IEEE, (2022)Powering AI at the Edge: A Robust, Memristor-based Binarized Neural Network with Near-Memory Computing and Miniaturized Solar Cell., , , , , , , , , und 6 andere Autor(en). CoRR, (2023)Variability of planar Ultra-Thin Body and Buried oxide (UTBB) FDSOI MOSFETs., , , , , und . ICICDT, Seite 1-4. IEEE, (2014)CMOS VT characterization by capacitance measurements in FDSOI PIN gated diodes., , , , , und . ESSDERC, Seite 405-408. IEEE, (2014)32nm and beyond Multi-VT Ultra-Thin Body and BOX FDSOI: From device to circuit., , , , , , , , , und 4 andere Autor(en). ISCAS, Seite 1703-1706. IEEE, (2010)Multibranch mobility characterization: Evidence of carrier mobility enhancement by back-gate biasing in FD-SOI MOSFET., , , , , , , , und . ESSDERC, Seite 209-212. IEEE, (2012)Hardware calibrated learning to compensate heterogeneity in analog RRAM-based Spiking Neural Networks., , , , , , , , , und 3 andere Autor(en). ISCAS, Seite 380-383. IEEE, (2022)Ultra-High-density 3D vertical RRAM with stacked JunctionLess nanowires for In-Memory-Computing applications., , , , , , , , und . CoRR, (2020)Impact of spacer interface charges on performance and reliability of low temperature transistors for 3D sequential integration., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 1-5. IEEE, (2021)Interplay between charge trapping and polarization switching in MFDM stacks evidenced by frequency-dependent measurements., , , , , , , , , und . ESSCIRC, Seite 125-128. IEEE, (2022)