Autor der Publikation

HATCH: Hash Table Caching in Hardware for Efficient Relational Join on FPGA.

, , und . FCCM, Seite 163. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The limits of software transactional memory (STM): dissecting Haskell STM applications on a many-core environment., , , , , , und . Conf. Computing Frontiers, Seite 67-78. ACM, (2008)Bluespec SystemVerilog., und . FPGAs for Software Programmers, Springer, (2016)SIxD: A Configurable Application-Specific SISD/SIMD Microprocessor Soft-Core., und . SoC, Seite 1-4. IEEE, (2006)HATCH: Hash Table Caching in Hardware for Efficient Relational Join on FPGA., , und . FCCM, Seite 163. IEEE Computer Society, (2015)Accelerating Complete Decision Support Queries Through High-Level Synthesis Technology (Abstract Only)., , , , und . FPGA, Seite 277. ACM, (2015)From Plasma to BeeFarm: Design Experience of an FPGA-Based Multicore Prototype., , , , , , , und . ARC, Volume 6578 von Lecture Notes in Computer Science, Seite 350-362. Springer, (2011)TMbox: A Flexible and Reconfigurable 16-Core Hybrid Transactional Memory System., , , , , , , und . FCCM, Seite 146-153. IEEE Computer Society, (2011)Taking the heat off transactions: Dynamic selection of pessimistic concurrency control., , , , und . IPDPS, Seite 1-10. IEEE, (2009)High Level Synthesis Based Hardware Accelerator Design for Processing SQL Queries., , , , und . FPGAworld, Seite 27-32. ACM, (2015)DVINO: A RISC-V Vector Processor Implemented in 65nm Technology., , , , , , , , , und 33 andere Autor(en). DCIS, Seite 1-6. IEEE, (2022)